Dies ermögliche eine günstigere Herstellung und reduziere die Anzahl der benötigen Transistoren, erklärte Intel. Momentan werden beim L2-Cache pro Bit im Zusammenspiel mit SRAM beispielsweise noch sechs Transistoren benötigt. Mit DRAM soll diese Anzahl auf zwei Stück reduziert werden können.
So ließe sich die Speichergröße des Cache ausweiten und die Maße der CPUs schrumpfen. Bevor die neue Technologie in günstigeren Prozessoren zu finden sein wird, plant Intel den Einsatz im Terascale-Projekt.
Diskutiere mit!
Hier kannst du den Artikel "Intel will Prozessor-Cache optimieren" kommentieren. Melde dich einfach mit deinem maclife.de-Account an oder fülle die unten stehenden Felder aus.
Die Kommentare für diesen Artikel sind geschlossen.