Dies ermögliche eine günstigere Herstellung und reduziere die Anzahl der benötigen Transistoren, erklärte Intel. Momentan werden beim L2-Cache pro Bit im Zusammenspiel mit SRAM beispielsweise noch sechs Transistoren benötigt. Mit DRAM soll diese Anzahl auf zwei Stück reduziert werden können.
So ließe sich die Speichergröße des Cache ausweiten und die Maße der CPUs schrumpfen. Bevor die neue Technologie in günstigeren Prozessoren zu finden sein wird, plant Intel den Einsatz im Terascale-Projekt.
